摘要: 1．本文的创新点
　　在传统的片上网络中，往往采用时钟控制的同步工作方式，而这种工作方式必然面对很多问题，如时钟偏斜，时钟抖动，时钟树分布等，这些都增大的设计的复杂性，在片上网络规模比较大的情况并不适用。考虑到这些缺点，有些设计使用多时钟方式在对不同模块进行控制。多时钟的优点是每个模块可以工作在不同的频率下，可以降低功耗。但这种方式也有不能避免的缺点，即仍然存在时钟树的分布问题，而且多时钟域之间的同步需要仔细设计以避免出现亚稳态。考虑到多时钟设计方式的缺点，异步片上网络(ANoC)出现了，在ANoC中，只有PE 模块是受时钟控制的，而路由器完全由异步电路构成，路由器之间通过握手协议进行通信。这种工作方式的优点是模块化非常高，即只要在同步PE 的外部通信端口加入异步封装，它就可以通过握手协议和其他PE 进行通信，而不必再去考虑不同时钟域的同步问题，每个模块都可以不用改变时序接口设计而直接在ANoC 中正常工作，这是一个很吸引人的优势。虽然初次看上去设计有些复杂，但实际上这种工作方式的数据出错概率是很小的，具有很高的鲁棒性。另外，异步电路本身具有低功耗和高鲁棒性的优势，而且传输过程中对延时的变化不敏感，这些都促使ANoC 成为高可靠性片上网络的主要设计方法。本文主要着眼于ANoC 中同步/异步接口部分的设计，在前人的工作中，主要有同步转四相单轨协议异步电路封装和同步转四相双轨协议异步封装。但四相单轨协议异步封装的数据被转换为异步数据后，需要在异步控制通路进行延时匹配的工作，这是相当棘手的工作，而且延时很容易受到工艺参数的影响，如果延时出现了变化，那么整个异步模块的设计就会出现严重错误。后来出现的四相双轨协议异步封装解决了延时匹配的问题，即不需延时匹配也可以正常工作，但是此封装的性能不佳。因为在四相双轨工作方式中，每一次数据周期过后必须再经过一次空周期，这样就有一半的时间用来做无效的电路翻转，大大降低了传输速度。本文针对四相双轨的缺陷，提出了两相双轨异步封装，数据在通过封装的转换后，可以在请求信号的双边沿传输，免去了空周期的传输，从而使性能大幅提升，并减小功耗。据我们查阅大量资料后显示，本文提出的两相双轨异步封装尚属首次。

2．实现方法
　　本文的实现电路主要有两部分，对同步电路的封装部分和外部的输入输出缓冲部分。通过使用两相双轨寄存器并结合新的两相双轨编码，使两相双轨寄存器可以工作在输入信号的双边沿，由此可以和异步通道以及异步路由器之间进行高速数据传输。同步电路端则通过检测读/写信号来对异步封装进行控制。在检测到读/写信号到来后，异步封装会立即将本地时钟暂停，使同步模块保持现有的状态。同时，异步封装控制D 触发器对同步或异步数据进行采样，由于此时同步模块的状态是固定不变的，所以不存在亚稳态的问题，同步端和异步端都可以正确的接收到数据。另外，由于本封装大量采用门限门，所以封装的状态转化是满足条件才会发生，因此在正常工作中不会出现毛刺，保证了封装电路的鲁棒性。

3．结论及未来待解决的问题
　　本文的封装电路通过SMIC 0.18μm 标准CMOS 工艺进行了仿真验证，从仿真结果中可以看出，两相双轨异步封装可以正确的工作并具有优良的性能。相比于其他四相单轨型封装，本封装具有速度快，延时小，功耗低的优势，并具有准延时不敏感的特性，更适用于高速异步片上网络的应用。在未来的研究中，我们将继续着重研究更高速的异步封装，由于停时钟方式的代价有些大，所以将来我们会改进这一部分的设计，将停时钟带来的代价减小到最低。

4．实用价值或应用前景
　　本文的封装电路的高速特性对于那些对速度要求较高的异步片上网络系统（如多CPU、DSP 核，多RAM 核等实时图像处理系统等）很具有吸引力。片上网络，其根本目的就是为了使数据又快又好的传送到目的端，所以本文的异步封装在速度和鲁棒性两方面提高了同异步数据转换的性能，即数据在传输通道内的传输速度更高，提高了整个网络的吞吐量，可以满足未来高速片上网络的需求。