异构可配置系统中的微任务处理

摘要: 本文介绍了新型的可配置计算体系结构来克服传统微处理器和细粒度设备（例如 FPGA ）的一些局限性。这种前景看好的新型体系结构是指可配置的片载系统 CSoC （ Configurable System-on-Chip ，简称 CSoC ）。设计 CSoC 的目的是为实时信号处理和显现高度并行性的大量应用提供高的计算性能。由于缺少一个程序设计模型，这类系统的程序设计自然成为一个挑战性的问题。当今和未来的电信与多媒体服务要求高度灵活和高速的信号处理。这种灵活性要求是指需要各种复杂度不同的通讯、音频和视频算法。它们多数具有异构的性质，而且由几个对数据并行任务有实时性能要求的子任务组成。目前，其复杂而耗时的算法已在专用 ASIC 中实现，它们缺乏灵活性，设计周期长，设计成本高。由于上市的时间越来越关键，系统的自适应性和算法的复杂度增大了，硬部件的重用也因此变得必要了。解决这种灵活性和自适应性要求的一个方法是使用通用处理器（ General Purpose Processor ，简称 GPP ）或数字信号处理器（ Digital Signal Processor ，简称 DSP ）。使用这些通用设备的一个主要的缺点是：他们在利用其资源在这些算法中充分挖掘数据级并行性是极其低效的。因此，要求同时能提供灵活性、自适应性和高性能成为未来体系结构的一个挑战性的设计问题。当前的要求促进了 CSoC 的使用，它可以通过集成可配置（可重用）和可编程硬部件的方法实现。与处理器相比，他们完全缺乏允许向上兼容到其他体系结构系列和设备独立编译的程序设计模型。　本文描述了一个用于信号处理和数据流应用的、新型的异构系统的体系结构，它完全能够克服上述限制。它结合了大量的宏模块资源，包括一个类ＭＩＰＳ标量处理器内核、粗粒度可配置的处理阵列、嵌入式的存储器，以及由微任务控制器（ mTC ）监控的定制模块。通过运用这种结合可编程和可配置硬件的微任务控制器单元，它可以提供高计算性能和高度的灵活性与自适应性。在这种体系结构中，功能可以动态分配到物理硬件资源上，以期获得最高效的计算。为此，我们定义了一套具有不同功能的、基本的配置指令（描述符）。这种按层次组织的体系结构提供了一个程序设计模型，它允许应用的高效映射，而且已被证明易于向未来 VLSI 技术扩展。本文针对 0.18 微米、 6 层 UMC CMOS 工艺的标准单元 ASIC 设计实现，给出了几个面向未来电信与多媒体系统映射的常用数字信号处理算法及实现结果。

Abstract: New reconfigurable computing architectures are introduced to overcomesome of the limitations of conventional microprocessors and fine-grainedreconfigurable devices (e.g., FPGAs). One of the new promisingarchitectures are Configurable System-on-Chip (CSoC) solutions. Theywere designed to offer high computational performance for real-timesignal processing and for a wide range of applications exhibiting highdegrees of parallelism. The programming of such systems is an inherentlychallenging problem due to the lack of an programming model.This paper describes a novel heterogeneous system architecture forsignal processing and data streaming applications. It offers highcomputational performance and a high degree of flexibility andadaptability by employing a micro Task Controller (mTC) unit inconjunction with programmable and configurable hardware. Thehierarchically organized architecture provides a programming model,allows an efficient mapping of applications and is shown to be easyscalable to future VLSI technologies. Several mappings of commonly useddigital signal processing algorithms for future telecommunication andmultimedia systems and implementation results are given for astandard-cell ASIC design realization in 0.18 micron 6-layer UMCCMOS technology.

异构可配置系统中的微任务处理

Micro-Task Processing in Heterogeneous Reconfigurable Systems