摘要: 随着集成电路工艺发展到深亚微米技术，互连线串扰问题变得相当重要，它与互连线时延问题成为了决定电路性能的主要因素。虽然目前对于互连线的分析还主要基于电阻、电容（ RC ）模型，然而进入千兆赫兹设计后，片上电感的影响越来越显著，因此必须考虑包括电感在内的电阻、电容、电感（ RLC ）模型。另一方面，随着集成电路特征尺寸的减小和集成度的不断提高，布线资源紧张且布线拥挤度问题日趋严重。因此，研究和设计一种同时考虑减少耦合电容和耦合电感噪声的方法，并且将插入屏蔽线面积最小化作为优化目标的算法是一项很有意义的工作。 对于减少耦合电容的方法可以通过线网排序使敏感线网不相邻来实现。一些工作便是基于耦合只存在于相邻线网间的假设进行的。然而这样的假设随着耦合电感影响的不断增强而可信度降低。因为耦合电感的作用不只存在于相邻线网，非相邻线网间的耦合也是不能忽视的。 目前很多电感噪声都采用精确的互连线寄生参数提取的方法进行分析和验证。比如用高阶 RLC 电路模型计算峰值噪声；未指定电流回路的基于查表的部分电感模型。虽然上述很多模型在计算电感上都比较精确，但是用于大规模计算时，计算复杂度太大以至于无法应用到布线过程的噪声优化中。 He 提出了基于解析公式的计算电感耦合的 K eff 模型。尽管该模型与精确电感模型相比有一定的误差，但是，这个模型计算比较简单并且经 SPICE 模拟验证有较高的精确度。 我们的研究是基于K eff 模型进行的。 He教授在K eff 模型下提出了贪婪插入屏蔽线算法、图着色法和启发式的同时插入屏蔽和线网排序（ SINO ）算法来解决噪声优化问题。同时插入屏蔽和线网排序是一种减少耦合电容和耦合电感噪声的有效方法。但是，由于该方法引进了大量的屏蔽线，因此对于有效的 SINO 问题，面积的减少同样成为了关键的问题。我们提出了三种新的方法，在满足串扰噪声约束的前提下有效地减少了屏蔽线面积。首先，我们提出的线网着色（ NC ）算法使敏感的线网不相互邻接；其次，有效中间插入屏蔽（ EMSI ）算法考虑了调整屏蔽线所插入位置对屏蔽效果的改善，该算法用来减少耦合电感影响；最后，线网着色与有效中间插入屏蔽算法相互结合（ NC+EMSI ）解决了噪声约束问题。实验结果分析，与已发表的 He 的论文工作相比，我们的算法可以在较短运行时间内将屏蔽线面积分别减小了 25.77% ， 46.19% 和 7.17% 。