混合BIST核系统的测试时间最小化
Test Time Minimization for Hybrid BIST of Core-Based Systems
-
摘要: 本文针对基于芯核系统的测试时间最小化问题提出了一种解决方案。在混合的BIST方法中,对于每个芯核的测试向量集由在线产生的伪随机测试向量以及离线产生并且存储于芯片上的确定型向量组成。在最终测试集中的伪随机向量和确定型向量的比率是影响混合BIST方法的一个最重要的因素。由于芯片内的资源总数是有限的,所以在最终测试集中的确定型向量不能过大,否则不能被装载到芯片内的存储器中。与此同时为了减少测试成本以及产品上市时间,测试时间必须被最小化。在混合的BIST方法中,伪随机向量的长度是决定整个测试过程的行为的一个重要参数。因此假设在混合BIST方法中,我们将会为伪随机序列产生器选择最好的特征多项式。通过使用该特征多项式,我们将获得对待测电路的最大故障覆盖率。在绝大多数情况下,这就意味着如果我们运行伪随机测试足够长的时间,那么我们就可以获得100%的故障覆盖率。在混合BIST方案中,我们会在伪随机测试过程中终止伪随机测试,因为剩下的伪随机测试会降低伪随机测试的故障覆盖率。我们将采用确定型向量去测试那些未被伪随机向量检测到的故障。通常来说更短的伪随机测试向量意味着更长的确定型测试向量,这就要求用更大的存储空间去存储确定型向量,但是与此同时会减少测试时间,因为在检测故障时确定型向量比伪随机向量更有效。换句话说,一个更长的伪随机向量将会导致更长的测试时间,而与此同时会减少存储确定型向量的存储空间。因此,为了减少总的测试成本,最优的伪随机测试序列长度变得至关重要。本文提出一种解决方案,该方案对于多核的复杂系统也同样适用。在我们的方案中,我们考虑了存储器大小的约束、多核系统的最小化测试时间以及较高的故障覆盖率。对于每个单独芯核,本文提出了一个计算伪随机向量和确定型测试向量最好组合的算法,该算法不但不违反存储器大小的约束,并且满足最小化测试时间的要求,同时还能达到最大的故障覆盖率。在我们的方案中,为了找到最优的解决方案,在测试向量集中不同类型的测试开销关系被当作混合BIST结构的开销函数被引入。为了避免穷尽式搜索,一种评估确定型测试开销的方法被引入。最终,基于我们的评估方法,我们提出一个迭代算法,该算法在满足内存大小约束的同时最小化了测试时间。试验结果显示出使用该算法寻找较优解的效率。Abstract: This paper presents a solution to the test time minimizationproblem for core-based systems. We assume a hybrid BIST approach, wherea test set is assembled, for each core, from pseudorandom test patternsthat are generated online, and deterministic test patterns that aregenerated off-line and stored in the system. In this paper we proposean iterative algorithm to find the optimal combination of pseudorandomand deterministic test sets of the whole system, consisting of multiplecores, under given memory constraints, so that the total test time isminimized. Our approach employs a fast estimation methodology in orderto avoid exhaustive search and to speed-up the calculation process.Experimental results have shown the efficiency of the algorithm to findnear optimal solutions.