摘要: 在微处理器和数字信号处理器中，加法器是整数部件和浮点部件的核心运算单元，因此它的运算时间是微处理器最重要的性能限制因素之一。在高性能微处理器中，加法器用在算术逻辑单元、内存地址产生单元以及整数部件和浮点部件中；在数字信号处理器中，加法器用于离散余弦变换、快速傅立叶变换等运算。在电子计算机产生之初，就有加法器的出现。到现在为止，人们提出了各种各样的加法器结构，其中并行前缀加法器（Parallel Prefix Adder）具有结构规整、逻辑简单、互联容易的优点，便于在VLIS中高效地实现，因此在现代高性能微处理器中被广泛采用。具有代表性的并行前缀进位结构有Kogge-Stone树、Brent-Kung树、Han-Carlson树和Knowles树等，一些高性能的加法器也由此被设计出来。并行前缀加法器可分为G/P产生部分、进位传播部分（或称为进位链）以及结果产生部分。这三部分中，进位传播模块是决定整个加法器性能的关键部分。影响进位传播部分的参数主要有逻辑级数、最大扇出和布线通道三项。逻辑级数决定进位运算的速度；最大扇出决定负载的大小；布线通道影响版图面积和连线复杂度。以上三个因素相互矛盾，需根据情况权衡折衷。现有结构中Kogge-Stone树具有最小的扇出度，结构也较规整。但是Kogge-Stone树结点太多，互连关系复杂；Brent-Kung树逻辑级数最多，速度明显降低；Han-Carlson树和Knowles树对此有所折衷，但位数较大时，其节点数和连线仍然较多，因此需要设计实现一种高速的、低功耗的并行加法器，使其在逻辑级数、扇出、布线通道等方面进行很好的折衷。本文设计实现了一种64位新型并行加法器。综合了并行前缀加法器和进位选择加法器的优点，使加法器在速度、功耗、面积上有一个很好的平衡。采用了一种新的稀疏树结构，具有最小的逻辑级数、减小了扇出和布线复杂度，而高速单轨动态和半动态电路相结合技术提高了加法器运算速度、减小了面积。而且在动态逻辑门中增加了一定范围的电荷保持器，使系统在最坏情况下仍能正常工作，同时可承受一定的电源电压和温度变化。模拟结果显示，在0.18μm CMOS工艺下，这种加法器的延时为485ps，平均功耗仅为25.6mW，达到了高速、低功耗的目标。