摘要: 1．本文的创新点
提出一种在超深亚微米工艺以下集成电路中保证全局总线高效可靠运行的总线编码方法(SCAC)，这种方法采用从串扰避免编码的码字集合中选择可以纠错的子集合编码总线，它可以同时容忍串扰效应和纠正软错误，而且不会产生二次串扰影响。
采用基于码字选择的串扰避免编码和三模冗余的方法设计容错的片上网络，可以确保片上网络可靠地传输数据，不发生包路由错误，负载错误，以及路由崩溃错误。而且，与其它方法相比，本方法在传输速度，面积开销和功耗开销都有显著的改进。
2．实现方法
SCAC的主要步骤是：步骤1：根据串扰避免编码(CAC)的规则生成码字集合；步骤2：设计校验矩阵选择码字，形成新的码字集合；步骤3：优化校验矩阵，产生最佳码字集合；步骤4：根据校验矩阵设计校验方式和纠错电路；步骤5：利用编/解码电路完成信息与编码的转换，实现总线系统。
可靠片上网络的主要步骤是：步骤1设计适用片上网络的路由器Verilog软核；步骤2设计指定带宽的SCAC编解码器以及相应的纠错电路；步骤3在IP核与片上网络的连接端口添加SCAC编解码器，使片上网络中的数据编码成SCAC码字，并且在每个路由器的输出端口添加纠错电路，这种编码可以容忍路由器通道的串扰效应和存储单元的软错误；同时对路由器中的控制和状态寄存器进行三模冗余TMR，使它可以容忍软错误，最后得到采用SCAC-TMR方案设计高可靠片上网络；
3．结论及未来待解决的问题
采用SCAC的主要优点是：1、可以保证在超深亚微米工艺以下集成电路中全局总线高效可靠的运行；2、避免了添加新的海明码以及屏蔽线来提供纠错能力，布线开销较小，功耗较低；3、总线上的信号会同时变化，可以避免由于直接引入海明码而带来的二次串扰影响，确保了总线的性能。
本可靠片上网络可以同时避免NOC通道上的串扰效应并且容忍存储单元中的软错误，它的主要优点是：1、采用本方案的路由器可以确保系统不发生包路由错误，负载错误，以及路由崩溃错误，可以确保片上网络可靠地传输数据；2、不同于其它方案在通道的输出端处理串扰时延，本方案通过编码避免导致较大串扰时延的向量对，在通道的输入端处理串扰时延，它可以容忍串扰带来的大时延故障，提升片上网络的工作速度，更适用于高速VLSI芯片；3、与以前方法相比，本方案的路由器可以显著提升片上网络的工作速度，有效地节省面积和功耗上的开销。
4．实用价值或应用前景
根据国际半导体工业组织的半导体路线图，长总线的时延将成为制约系统正常工作和可靠性的关键因素。在不久的将来，这种时延甚至可能和系统时钟周期相当。采用编码的方法避免由于串扰带来总线的较大时延已经日益受到工业界和学术界的关注。本发明在不引入二次串扰的前提下，以较小的布线开销和功耗开销，保证总线避免串扰时延的影响，并且可以纠正总线上由于噪声导致的信号翻转，具备较高的商业和学术价值。
在先进工艺和高时钟频率的电路中，串扰导致的时延通常较大，因此在总线的输入端处理串扰效应比在输出端处理更加可取。本发明在通道的输入端，通过编码的方法避免导致较大时延的信号跳变出现在通道上，使得信号可以在普通信号跳变的信号到达时间之前被输出端接受，更加适用于高时钟频率和先进工艺下的电路。与已有方法相比，SCAC-TMR可靠片上网络可以减少NOC的面积和功耗开销，更加适用于未来的容错多核处理器设计。