摘要: 1．本文的创新点
龙芯3号采用65nm或更先进工艺，在片内集成4个以上主频为GHz级的64位超标量通用（General Purpose）处理器核及/或可重构多用（Multiple Purpose）协处理器核。通用处理器核在龙芯2号的四发射乱序执行结构的基础上在性能、功耗、可靠性、可调试性等方面进行进一步优化，1GHz主频的单核双精度浮点运算速度为4GFLOPS以上；多用处理器核面向科学计算、数字信号处理、生物计算、图形图象等应用，1GHz主频的单核双精度浮点运算速度为16GFLOPS以上。龙芯3号的主要结构特点包括：①实现片内可伸缩的分布式CMP结构，针对不同应用的可重构结构；②实现MIPS64兼容并通过硬件支持的二进制翻译实现X86兼容；③兼容标准AXI协议的Cache一致性维护技术；④高效的IO访问和可靠性设计支持。

2．实现方法
龙芯3号片内采用二维mesh互连结构，其中每个结点由8*8的交叉开关组成，每个交叉开关连接四个处理器以及分成四个体的共享二级Cache，并与东（E）南（N）西（W）北（N）四个方向的其他结点互连。因此，2*2的mesh可以连接16个处理器，4*4的mesh可以连接64个处理器。
龙芯3号的片内二级Cache分布在不同的结点中，被片内的所有处理器共享。每个结点的二级Cache根据地址分成interleave的四个体，可以被并行访问。所有结点的二级Cache统一编址，每个Cache块都有一个固定的home结点，并在home结点处维护相应Cache块的目录，通过基于目录的Cache一致性协议维护一级Cache的一致性。每个结点（或多个相邻结点）对应一个DDR2内存控制器。内存地址分布和二级Cache的地址分布一致，以简化二级Cache和内存之间的通路并降低二级Cache访问失效的延迟。
龙芯3号中互联通道在兼容标准AXI接口协议基础上实现对片上多核CACHE一致性的支持。片上高速的IO可以直接访问片上Cache，并通过硬件自动维护IO和处理器核间的数据一致性关系，用于提高系统的IO处理效率。龙芯3号在主要的数据通路上实现了奇偶校验或ECC校验，并实现了硬件自动纠错或软硬结合纠错的恢复机制。

3．结论及未来待解决的问题
龙芯3号采用可伸缩的互联结构，通过交叉开关同时连接节点与处理器核，可以以统一的互联拓扑在芯片级、板级实现多核架构。未来龙芯3号将实现更大规模的片上多核系统及高效的虚拟机。

4．实用价值或应用前景
龙芯3号将作为主CPU用于国产千万亿次高性能机及国产服务器。